

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2005 年 3 月 17 日 (17.03.2005)

PCT

(10) 国際公開番号
WO 2005/025168 A1

(51) 国際特許分類⁷: H04L 27/20, 27/36,
H03M 1/10, H03H 21/00
(21) 国際出願番号: PCT/JP2004/004647
(22) 国際出願日: 2004 年 3 月 31 日 (31.03.2004)
(25) 国際出願の言語: 日本語
(26) 国際公開の言語: 日本語
(30) 優先権データ:
PCT/JP03/11364 2003 年 9 月 5 日 (05.09.2003) JP
(71) 出願人 (米国を除く全ての指定国について): 富士通
株式会社 (FUJITSU LIMITED) [JP/JP]; 〒2118588 神


奈川県川崎市中原区上小田中4丁目1番1号 Kanagawa
(JP).

(72) 発明者; および
(75) 発明者/出願人 (米国についてのみ): 長谷 和男 (NA-
GATANI, Kazuo) [JP/JP]; 〒2118588 神奈川県川崎市中
原区上小田中4丁目1番1号 富士通株式会社内 Kana-
gawa (JP). 石川 広吉 (ISHIKAWA, Hiroyoshi) [JP/JP];
〒2118588 神奈川県川崎市中原区上小田中4丁目1
番1号 富士通株式会社内 Kanagawa (JP). 札幌 伸和
(FUDABA, Nobukazu) [JP/JP]; 〒2118588 神奈川県川
崎市中原区上小田中4丁目1番1号 富士通株式会社内
Kanagawa (JP). 久保 徳郎 (KUBO, Tokuro) [JP/JP]; 〒

[続葉有]

(54) Title: OFFSET COMPENSATION DEVICE

(54) 発明の名称: オフセット補償装置



A...TRANSMISSION DATA
51A...OFFSET COMPENSATOR
52...D/A CONVERTER
53...ORTHOGONAL MODULATOR
11...DIRECTIVITY COUPLER
21...CONJUGATE CALCULATOR
18...ADAPTIVE CONTROL SECTION
15...INTEGRATOR
14...ORTHOGONAL DEMODULATOR
13...A/D CONVERTER

(57) Abstract: In an electronic device having a circuit for outputting a vector sum of two vector signals orthogonally intersecting each other, the offset contained in the vector sum can be compensated by an offset compensation device. It is possible to flexibly cope with characteristic and performance deviation and various fluctuations and compensate the offset stably and accurately. The offset compensation device includes deviation monitoring means and adaptive control means. The deviation monitoring means A/D-converts the vector sum, further subjects the vector sum to orthogonal demodulation so as to generate a vector signal, and monitors the deviation of the DC component superimposed on the vector signal. The adaptive control means uses an adaptive algorithm to minimize the expectation value of the product between an inner product of an increment vector indicating the increment of the deviation in the time series order and the compensation vector obtained in advance, and the latest deviation vector indicating its deviation, so as to update the compensation vector and adds the compensation vector to the offset vector to be superimposed on the input signal and input to the circuit.

(57) 要約: 本発明は、互いに直交する2つのベクトル信号のベクトル和を出力する回路が備えられた電子機器において、そのベクトル和に含まれるオフセットを補償するオフセット補償装置に

[続葉有]



2118588 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内 Kanagawa (JP).

(74) 代理人: 古谷 史旺 (FURUYA, Fumio); 〒1600023 東京都新宿区西新宿 1 丁目 1 9 番 5 号 第 2 明宝ビル 9 階 Tokyo (JP).

(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:
— 国際調査報告書

2 文字コード及び他の略語については、定期発行される各 PCT ガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

関する。本発明の目的は、特性および性能の偏差や多様な変動に柔軟に適応し、かつ安定に精度よくオフセットを補償することを目的とする。本発明にかかわるオフセット補償装置は、既述のベクトル和を A/D 変換し、さらに、直交復調してベクトル信号を生成し、そのベクトル信号に重畳されている直流分の偏差を監視する偏差監視手段と、時系列の順にその偏差の増分を示す増分ベクトルと先行して求められた補償ベクトルとの内積と、その偏差を示す最新の偏差ベクトルとの積の期待値を最小化する適応アルゴリズムに基づいてこの補償ベクトルを更新し、回路に入力信号に重畳されて入力されるべきオフセットベクトルにその補償ベクトルを加える適応制御手段とを備えて構成される。